

Prova scritta di Fondamenti di Elettronica

17 febbraio 2016 parte digitale


Nome:Cognome:Matricola:

Punti Assegnati:/...../..... =

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.4	-0.4
$\beta' [\mu A/V^2]$	300	150
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.15	0.15
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0	0

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.



Considerando il full-adder in figura, si risponda alle seguenti domande:

- 1) (10 punti) Assumendo che i transistori nMOS abbiano $S_n=1$ e i pMOS $S_p=2$, calcolare i tempi di salita o discesa dell'uscita Co , a cui è collegata una capacità $C_L=20fF$, per ogni possibile configurazione degli ingressi.
- 2) (10 punti) Considerando solo le capacità poste sulle uscite Co e S , pari entrambe a $20fF$, calcolare la potenza dinamica dissipata dalla porta quando lavora ad una frequenza di clock di $500MHz$ con ingressi che hanno eguale probabilità di essere '1' o '0'.
- 3) (10 punti) Ridimensionare l'invertitore che comanda l'uscita Co al fine di minimizzare il tempo di carica di caso peggiore di tale uscita. Imporre che il pMOS sia dimensionato il doppio del nMOS.